(Нов и оригинален) В наличност 3S200A-4FTG256C IC чип XC3S200A-4FTG256C

Атрибути на продукта

 Програмируема на място гейт матрица

 Аполево програмируема гейт матрица(FPGA) еинтегрална схемапроектиран да бъде конфигуриран от клиент или дизайнер след производство – оттук и терминътполево програмируем.Конфигурацията на FPGA обикновено се определя с помощта на aезик за описание на хардуера(HDL), подобен на този, използван за anспецифична за приложението интегрална схема(ASIC).Електрически схемипреди са били използвани за указване на конфигурацията, но това е все по-рядко поради появата наавтоматизация на електронния дизайнинструменти.

FPGA съдържат масив отпрограмируем логически блоковеи йерархия от преконфигурируеми връзки, позволяващи блоковете да бъдат свързани заедно.Логическите блокове могат да бъдат конфигурирани да изпълняват комплекскомбинирани функции, или действайте като простологически портикатоИиXOR.В повечето FPGA логическите блокове също включватпамет елементи, което може да е простоджапанкиили по-пълни блокове памет.^[1]Много FPGA могат да бъдат препрограмирани за прилагане на различнилогически функции, което позволява гъвкавиреконфигурируеми компютрикакто се извършва вкомпютърен софтуер.

FPGA имат забележителна роля ввградена системаразвитие поради способността им да стартират разработката на системен софтуер едновременно с хардуера, да позволяват симулации на производителността на системата в много ранна фаза на разработката и да позволяват различни системни изпитания и итерации на дизайна преди финализиране на системната архитектура.^[2]

история[редактиране]

FPGA индустрията поникна отпрограмируема памет само за четене(АБИТУРИЕНТСКИ бал) ипрограмируеми логически устройства(PLDs).И PROM, и PLD имаха възможност да бъдат програмирани на партиди във фабрика или на място (програмируеми на място).^[3]

Алтерае основана през 1983 г. и достави първото в индустрията препрограмируемо логическо устройство през 1984 г. – EP300 – което включва кварцов прозорец в пакета, който позволява на потребителите да светят с ултравиолетова лампа върху матрицата, за да изтриятEPROMклетки, които съдържат конфигурацията на устройството.^[4]

Xilinxпроизведоха първото комерсиално жизнеспособно полево програмируемо устройствогейт масивпрез 1985 г^[3]– XC2064.^[5]XC2064 имаше програмируеми портове и програмируеми връзки между портовете, началото на нова технология и пазар.^[6]XC2064 имаше 64 конфигурируеми логически блока (CLB), с два три входасправочни таблици(LUTs).^[7]

През 1987 г.,Военноморски надводен военен центърфинансира експеримент, предложен от Стив Каселман за разработване на компютър, който ще реализира 600 000 препрограмируеми порта.Casselman беше успешен и през 1992 г. беше издаден патент, свързан със системата.^[3]

Altera и Xilinx продължиха безпрепятствено и бързо се разраснаха от 1985 г. до средата на 90-те години, когато се появиха конкуренти, подкопаващи значителна част от пазарния им дял.До 1993 г. Actel (сегаМикросеми) обслужваше около 18 процента от пазара.^[6]

1990-те бяха период на бърз растеж за FPGA, както по отношение на сложността на схемите, така и по отношение на обема на производството.В началото на 90-те години FPGA се използват предимно втелекомуникациииработа в мрежа.До края на десетилетието FPGA намериха своето място в потребителските, автомобилните и индустриалните приложения.^[8]

До 2013 г. Altera (31 процента), Actel (10 процента) и Xilinx (36 процента) заедно представляват приблизително 77 процента от пазара на FPGA.^[9]

Компании като Microsoft започнаха да използват FPGA за ускоряване на високопроизводителни, изчислително интензивни системи (катоцентрове за данникоито оперират технитеТърсачка Bing), порадипроизводителност на ватFPGA осигуряват предимство.^[10]Microsoft започна да използва FPGA заускорявамBing през 2014 г. и през 2018 г. започна да внедрява FPGA в други работни натоварвания на центрове за данни за своитеЛазурно облачни изчисленияплатформа.^[11]

Следните графики показват напредък в различни аспекти на дизайна на FPGA:

Гейтс

• 1987: 9000 порти, Xilinx^[6]
• 1992: 600 000, Военноморски отдел за надводна война^[3]
• Началото на 2000-те: милиони^[8]
• 2013: 50 милиона, Xilinx^[12]

Размер на пазара

• 1985: Първата комерсиална FPGA: Xilinx XC2064^[5][6]
• 1987: 14 милиона долара^[6]
• ° С.1993: >385 милиона долара^{[6][неуспешна проверка]}
• 2005: 1,9 милиарда долара^[13]
• Прогнози за 2010 г.: 2,75 милиарда долара^[13]
• 2013: 5,4 милиарда долара^[14]
• Оценка за 2020 г.: 9,8 милиарда долара^[14]

Дизайнът започва

Аначало на дизайнае нов персонализиран дизайн за внедряване на FPGA.

• 2005: 80 000^[15]
• 2008: 90 000^[16]

Дизайн[редактиране]

Съвременните FPGA разполагат с големи ресурсилогически портии RAM блокове за изпълнение на сложни цифрови изчисления.Тъй като проектите на FPGA използват много бързи I/O скорости и двупосочни данниавтобуси, се превръща в предизвикателство да се провери правилното време на валидни данни в рамките на времето за настройка и времето на задържане.

Подово планиранепозволява разпределение на ресурси в рамките на FPGA, за да се посрещнат тези времеви ограничения.FPGA могат да се използват за реализиране на всяка логическа функция, която anASICможе да изпълнява.Възможност за актуализиране на функционалността след изпращане,частична преконфигурацияна част от дизайна^[17]и ниските еднократни инженерни разходи по отношение на дизайна на ASIC (независимо от обикновено по-високите единични разходи), предлагат предимства за много приложения.^[1]

Някои FPGA имат аналогови функции в допълнение към цифровите функции.Най-често срещаната аналогова функция е програмируемаскорост на нарастванена всеки изходен щифт, което позволява на инженера да задава ниски скорости на леко натоварени щифтове, които иначе бихапръстенилидвойканеприемливо и да се задават по-високи скорости на силно натоварени пинове на високоскоростни канали, които иначе биха работили твърде бавно.^[18][19]Също така често срещани са кварц-кристални осцилатори, осцилатори на съпротивление-капацитет в чипа ифазово заключени контурис вградениосцилатори с управление на напрежениетоизползва се за генериране и управление на часовник, както и за високоскоростен сериализатор-десериализатор (SERDES) предавателни часовници и възстановяване на часовник на приемник.Доста често срещани са диференциалнитекомпараторина входни щифтове, предназначени за свързванедиференциална сигнализацияканали.Няколко "смесен сигналFPGA” имат интегрирана периферияаналогово-цифрови преобразуватели(ADC) ицифрово-аналогови преобразуватели(DAC) с блокове за обработка на аналогов сигнал, позволяващи им да работят като aсистема-върху-чип(SoC).^[20]Такива устройства размиват границата между FPGA, която носи цифрови единици и нули на своята вътрешна програмируема свързваща тъкан, иполево програмируем аналогов масив(FPAA), който носи аналогови стойности на своята вътрешна програмируема свързваща тъкан.

Логически блокове [редактиране]

Основна статия:Логически блок

Опростена примерна илюстрация на логическа клетка (LUT –Таблица за справки, FA –Пълен суматор, DFF –D-тип тригер)

Най-често срещаната FPGA архитектура се състои от масив отлогически блокове(наречени конфигурируеми логически блокове, CLB, или блокове с логически масиви, LAB, в зависимост от доставчика),I/O подложкии канали за маршрутизиране.^[1]Обикновено всички канали за маршрутизиране имат еднаква ширина (брой проводници).Множество I/O подложки могат да се поберат във височината на един ред или ширината на една колона в масива.

„Една приложна схема трябва да бъде картографирана в FPGA с подходящи ресурси.Въпреки че броят на необходимите CLB/LAB и I/Os лесно се определя от дизайна, броят на необходимите пътеки за маршрутизиране може да варира значително дори между дизайни със същото количество логика.(Например, анапречен превключвателизисква много повече маршрутизиране от aсистоличен масивсъс същия брой порти.Тъй като неизползваните пътеки за маршрутизиране увеличават цената (и намаляват производителността) на частта, без да осигуряват никаква полза, производителите на FPGA се опитват да осигурят точно достатъчно пътеки, така че повечето дизайни, които ще паснат по отношение насправочни таблици(LUTs) и I/O могат да бъдатмаршрутизиран.Това се определя от оценки като тези, получени отПравилото на наемаили чрез експерименти със съществуващи дизайни.^[21]Към 2018 г.мрежа на чипразработват се архитектури за маршрутизиране и взаимно свързване.^{[необходимо е цитиране]}

Като цяло един логически блок се състои от няколко логически клетки (наречени ALM, LE, slice и др.).Типичната клетка се състои от LUT с 4 входа, aпълен суматор(FA) и aD-тип тригер.Те могат да бъдат разделени на две LUT с 3 входа.внормален режимте се комбинират в LUT с 4 входа през първиямултиплексор(мукс).варитметикарежим, техните изходи се подават към суматора.Изборът на режим е програмиран във втория мултиплексор.Изходът може да бъде и дветесинхроненилиасинхронен, в зависимост от програмирането на третия мултиплексор.На практика целите суматори или части от тях сасъхранявани като функциив LUTs, за да спеститепространство.^[22][23][24]

твърди блокове[редактиране]

Съвременните семейства FPGA разширяват горните възможности, за да включват функционалност от по-високо ниво, фиксирана в силиций.Наличието на тези общи функции, вградени във веригата, намалява необходимата площ и дава на тези функции повишена скорост в сравнение с изграждането им от логически примитиви.Примери за това включватумножители, родовоDSP блокове,вградени процесори, високоскоростна I/O логика и вграденаспомени.

FPGA от по-висок клас могат да съдържат висока скоростмулти-гигабитови трансивъриитвърди IP ядракатопроцесорни ядра,Ethernet средни устройства за контрол на достъпа,PCI/PCI Expressконтролери и контролери за външна памет.Тези ядра съществуват заедно с програмируемата тъкан, но са изградени от неятранзисторивместо LUT, така че да имат ASIC нивопроизводителностиконсумация на енергиябез да консумирате значително количество ресурси на тъканта, оставяйки повече от тъканта свободна за специфичната за приложението логика.Мултигигабитовите приемо-предаватели също съдържат високопроизводителни аналогови входни и изходни схеми заедно с високоскоростни сериализатори и десериализатори, компоненти, които не могат да бъдат изградени от LUT.Функционалност на физическия слой от по-високо ниво (PHY), като напрлинейно кодиранеможе или не може да бъде приложен заедно със сериализаторите и десериализаторите в твърдата логика, в зависимост от FPGA.