Атрибути на продукта

Intel разкрива подробности за 3D чип: способен да подрежда 100 милиарда транзистора, планира да пусне през 2023 г.

3D подреденият чип е новата посока на Intel за оспорване на закона на Мур чрез подреждане на логическите компоненти в чипа, за да увеличи драстично плътността на CPU, GPU и AI процесорите.Тъй като процесите на чипове са близо до застой, това може да е единственият начин да продължите да подобрявате производителността.

Наскоро Intel представи нови подробности за дизайна на своя 3D чип Foveros за предстоящите чипове Meteor Lake, Arrow Lake и Lunar Lake на конференцията за полупроводниковата индустрия Hot Chips 34.

Скорошни слухове предполагат, че Meteor Lake на Intel ще бъде отложено поради необходимостта от превключване на GPU плочката/чипсета на Intel от TSMC 3nm възел към 5nm възел.Въпреки че Intel все още не е споделила информация за конкретния възел, който ще използва за графичния процесор, представител на компанията каза, че планираният възел за компонента на графичния процесор не е променен и че процесорът е на път да бъде пуснат навреме през 2023 г.

Трябва да се отбележи, че този път Intel ще произведе само един от четирите компонента (процесорната част), използвани за изграждането на своите чипове Meteor Lake – TSMC ще произведе останалите три.Източници от индустрията посочват, че GPU плочката е TSMC N5 (5nm процес).

Intel сподели най-новите изображения на процесора Meteor Lake, който ще използва 4 процесния възел на Intel (7nm процес) и за първи път ще излезе на пазара като мобилен процесор с шест големи ядра и две малки ядра.Чиповете Meteor Lake и Arrow Lake покриват нуждите на пазарите на мобилни и настолни компютри, докато Lunar Lake ще се използва в тънки и леки преносими компютри, покриващи пазара с 15W и по-малко.

Напредъкът в пакетирането и свързването бързо променя лицето на съвременните процесори.И двете сега са също толкова важни, колкото и основната технология на процесния възел – и може би по-важни в някои отношения.

Много от разкритията на Intel в понеделник се фокусираха върху технологията за опаковане 3D Foveros, която ще бъде използвана като основа за процесорите Meteor Lake, Arrow Lake и Lunar Lake за потребителския пазар.Тази технология позволява на Intel да подрежда вертикално малки чипове върху унифициран базов чип с връзки Foveros.Intel също използва Foveros за своите графични процесори Ponte Vecchio и Rialto Bridge и Agilex FPGA, така че може да се счита за основна технология за няколко от продуктите на компанията от следващо поколение.

Intel вече пусна 3D Foveros на пазара на своите процесори Lakefield с малък обем, но Meteor Lake с 4 плочки и Ponte Vecchio с почти 50 плочки са първите чипове на компанията, които се произвеждат масово с тази технология.След Arrow Lake, Intel ще премине към новата UCI връзка, която ще му позволи да влезе в чипсет екосистемата, използвайки стандартизиран интерфейс.

Intel разкри, че ще постави четири чипсета Meteor Lake (наречени „плочки/плочки“ на езика на Intel) върху пасивния междинен слой/базова плочка Foveros.Основната плочка в Meteor Lake е различна от тази в Lakefield, която може да се счита за SoC в известен смисъл.Технологията за опаковане 3D Foveros също поддържа активен междинен слой.Intel казва, че използва евтин и нискоенергиен оптимизиран 22FFL процес (същият като Lakefield) за производството на междинния слой Foveros.Intel също така предлага актуализиран вариант „Intel 16′ на този възел за своите леярски услуги, но не е ясно коя версия на основната плочка Meteor Lake ще използва Intel.

Intel ще инсталира изчислителни модули, I/O блокове, SoC блокове и графични блокове (GPU) с помощта на Intel 4 процеси на този междинен слой.Всички тези устройства са проектирани от Intel и използват архитектура на Intel, но TSMC ще производител на I/O, SoC и GPU блокове в тях.Това означава, че Intel ще произвежда само CPU и Foveros блокове.

Индустриални източници изтичат, че I/O матрицата и SoC са направени по N6 процеса на TSMC, докато tGPU използва TSMC N5.(Заслужава да се отбележи, че Intel нарича I/O плочката като „I/O Expander“ или IOE)

Бъдещите възли в пътната карта на Foveros включват стъпки от 25 и 18 микрона.Intel казва, че е дори теоретично възможно да се постигне разстояние от 1 микрон в бъдеще, като се използват хибридни връзки (HBI).